 集成电\IC SOC设计工程师培训班 |
| 评说明 |
本课E讲授基于Synopsys EDA tools构成的ASIC/SOC数字电\开发流E，学员通过q用数字逻辑、硬件描q语a完成一个中{规模的专题目设计Q在评q程中掌握数字集成电路的coding、仿真、综合、静态时序分析、可性设计、一致性验证等一pd数字电\前端程中的设计技巧，l学员辑ֈ能独立完成中{规模电路模块的前端设计水^。模拟前端设计当中徏模、模拟、验证、优化，以及模拟电\设计中的试电\技术和可测性设计技术和新的亚微cCMOS电\设计技术，通过多个专题实验帮助学员熟悉模拟设计程Q提升学员分析、设计、优化、测试电路的能力。本评늛数字IC设计领域相关技术的核心内容Q注重基知识和实用技巧的讲解外，q将特别讲授国际新的设计理念。本评为模拟设计高端精华课E，老师多q实늻验手把手教授Q让学员在真实的目实践环境中提升技术水qI熟练使用EDA工具Q真正掌握IC设计中“渔”的手段.
|
| 培训目标 |
帮助学员熟悉q掌握典型数字ASIC/SOC芯片前端开发流E和设计技巧，以及相关设计软g的用，评l束后学员可U篏相当?q左右的实际工作l验Q能够独立完成ASIC/SOC中等模块的设计?br> |
| 入学要求 |
有数字电路设计和g描述语言的基或自学过相关评。?/SPAN> |
| 班规模及环?-热线:4008699035 手机:15921673576( 微信同号) |
|
Z保证培训效果Q增加互动环节，我们坚持班授课Q每期报名h数限20人，多余人员安排C一期进行?/SPAN> |
| 上课旉和地?/FONT> |
上课地点Q?/strong>【上：同济大学(沪西)/新城金郡商务?11L白银路站) 【深圛_部】：电媄大厦(地铁一L大剧院站)/深圳大学成教?【北京分部】：北京中山/鑫大楼 【南京分部】：金港大厦(和燕? 【武汉分部】：x大厦Q高C路） 【成都分部】：领馆?P中和大道Q?【沈阛_部】：沈阳理工大学/六宅d 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：沛_U技大学/瑞景大厦
q开课时?周末?q箋?晚班Q：IC设计工程师培训班Q?025q??8?.用心服务..........--卛_开?-........................ |
| 实验讑֤ |
◆课Ӟ 1个月旉
☆注重质?
☆边讲边l?/SPAN>
☆合格学员免Ҏ荐工?br>
专注高端培训17q_曙v提供的课E得到本行业的广泛认可，学员的能?br>
得到大家的认同，受到用h单位的广泛赞誉?br>
★实验设备请点击q儿查看?/a> |
| C?/FONT> |
|
?STRONG>在读学生凭学生证Q可优惠500元?/SPAN> |
| 师资团队 |
?strong>赵老师?br>
大规模集成电路设计专Ӟ10多年大规模电\SOC芯片设计和版图设计经验，参与qDSP、GPU、DTV、WIFI、手片、物联网芯片{芯片的研发。精通CMOS工艺程、版图设计和布局布线Q精通SOC芯片
设计和版图设计的各种EDA工具Q如QDC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/AssuraQ，h丰富的SOC芯片设计、验证、DFT、PD、流片经验?br>
熟练掌握版图设计规则q进行验证及修改Q熟l掌握Unix/Linux操作pȝQ熟悉CMOS设计规则、物理设计以及芯片的生程与封装?br>
?strong>王老师?br>
资深IC工程师，十几q集成电路IC设计l验Q精通chip的规划、数字layout、analog layout和特D电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网l芯片、手片等{?br>
从事qDAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM{多U制Eanalog&digital的电路IC设计Q?br>
熟练掌握1.8VQ?.3V,5V,18V,25VQ?0V{各U高低压混合电\的IC设计?br>
?strong>张老师?br>
从事数字集成电\设计10余年Q精通CMOS工艺程、版图设计和布局布线Q精通VERILOG,VHDL语言Q?br>
擅长芯片前端设计和复杂项目实施的规划理Q其领导开发的芯片已成功应用于C国际知名芯片厂商之品中。丰富的芯片开发经验，对于CL工艺下的同步数字芯片设计技术和程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模过百万门的数字芯片成功片l验.
?/SPAN>更多师资力量误曙v师资团队?/TD>
|
| 质量保障 |
1、培训过E中Q如有部分内容理解不透或消化不好Q可免费在以后培训班中重听；
2、培训结束后免费提供半年的技术支持，充分保证培训后出效果Q?BR>
3、培训合格学员可享受免费推荐׃Z?/SPAN> |
曙v|校q程授课培训  |
为满_员由于时间、地域的限制而无法参加曙L培训Q曙L校远E培训应q而生Q曙Lq程培训通过专门的远E上课YӞ能和授课工程师实时互动，能达到和面授一L效果?br>
曙v授课老师会免Ҏ供技术支持，解答学员疑惑?/span> |
|
| 集成电\IC设计工程师培训班 |
本课E实战演l用Synopsys公司的DC,PT{工P
和Cadence公司的Encounter,Virtuoso{工P多工兯合从头至ּ化练习整个芯片的生成q程Q强调实战，实战Q还是实战！
免费、无保留赠送，教学q程中用的Synopsys公司和Cadence公司的全套工具和安装ҎQ而且q赠送已l在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工Pq套工具非常珍贵Q费了老师很多心血才全部安装好Q，让您随时随地Q打开电脑pq行芯片的设计和l习Q?br>
|
|
W一阶段 集成电\前端设计 |
1.逻辑设计理论
2.Verilog语言
3.VHDL语言
4.数字电\验证
1)验证q_的徏?br>
2Q功能测?br>
5.设计l合QsynthesysQ?br>
6.扫描铄?br>
7.仿真试
1QDFT
2)ATPG
8.静态时序分?STA)
9.数字前端全流E设计工?br>
10.相关工艺库文件计机操作pȝUNIX应用Q?BR>
11.数字电\逻辑设计Q?BR>
12.g描述语言HDL和逻辑l合初步Q?BR>
13.集成电\设计D及流E；
14.半导体器件原理及集成电\概论Q?BR>
|
17.CMOS VLSI设计原理Q?BR>
18.
数字pȝ设计与FPGA现成集成Q?BR>
19.可测性设计；
|
20.RTL验证Q?BR>
静态时序分析（STAQ；
逻辑l合QLogic SynthesisQ；
可测性设计（DFTQ；
IP Based设计Q?BR>
软硬件协同设计仿真；
Matlabpȝ设计
21.目实战Q?br>
1QRTL coding
2)状态机中断处理
3Qtestbench 建立
4QTestcase创徏
22.目实战二：
1QRTL coding
2)通讯数据协议E1
3)异步电\处理
4Q算?br>
5QCPU控制
6QTestbench建立和testcase
7)l合和DFT
8)STA |
|
W二阶段 数字集成电\后端设计 |
1.Floor plan
2.甉|规划
3.布局、摆?br>
4.旉?br>
5.布线
6.RC extraction
7.静态时序分析（STAQ?br>
8.验证
1)DRC
2)lvs
3)erc
9.目实战
10.数字后端全流E设计工?br>
11.相关工艺库文?br>
12.半导体器件原理及集成电\概论Q?BR>
13.集成电\设计D及流E；
14.版图设计知识Q?BR>
15.版图设计工具及用方法；
16.目设计实践 |
17.CMOS集成电\设计原理Q?BR>
18.ASIC设计DQ?BR>
19.IC布局布线设计Q?BR>
20.版图验证和提取；
21.可测性设计；
22.目设计实践?/div> |
23.Top-Down设计程Q?BR>
24.Full-Customer设计程Q?BR>
25.标准单元库设计；
26.单元库的各种库文Ӟ
27.各种单元的功能，l构和版图?/div> |
W三阶段 数字集成电\后端数据高Q－Verificationq_建立/功能试 |
Verificationq_建立/功能试
1Q?验证环节在ic设计程中的位置Q?br>
2) RTL/|表/FPGA/testchip 的验证阶D?br>
3) 验证计划
4) verification 的方法学 U类和适用设计
5) RTL verification testbench setup Ȁ励文件生成
6) RTL语言和高U语a的合验证^台徏?br>
7) 数模混合设计验证Ҏ?/TD>
|
W四阶段 数字集成电\后端数据高Q－设计l合QsynthesysQ与扫描链测?DFT) |
1Q综?br>
l合的概c
l合库与工具介绍
l合的过E
U束Q工作环境的讄
反标文g产生
优化设计
2QDFT
DFT 概念
scan chain/ BSD/BIST 概念与设计方?br>
DFT 的测试原?试Ҏ( D法 向量产生与仿?
BSD 基本单元和JTAG试 |
| W五阶段 数字集成电\后端数据高Q－静态时序分QSTAQ?/strong> |
1)静态时序分析概?br>
2)数据延迟 setup /hold 的分?br>
3)旉l构 跨时钟／多时钟条件
4)端口U束Q工作环境设?br>
5)工作条gQ工艺条件 对gq的影响
6)关键路径与设计优化
7)报告分析 |
|
W六阶段 |
1、代码编写及仿真技?/strong>
pȝ介绍verilog语法规范、语a与电路实C关系Q以及RTL仿真技术、RTL代码~写技巧、控制单元和数据通\单元的实现技巧、基于Verilog语言的测试编码技巧，功能验证及Testbench搭徏的技巧?/DIV>
2、综合技?/strong>
讲述l合基础、组合电路与时序电\、基于TCL的综合流E、综合策略、设计环境和设计U束的制定、综合优化的技巧、实C化结果的可综合代码编写技术等?/DIV>
3、可试设计技?/strong>
ZSynopsys DFT compiler的DFT技术，介绍可测性设计技术、组合电路和时序电\的测试方法、基于TCL的DFT设计实现的基本流E?/DIV>
4、静态时序分析技?/strong>
ZSynopsys PT的静态时序分析技术，介绍静态时序分析、基于TCL技术的处理q程和常用的时序分析Ҏ?/DIV>
5、一致性验证技术介l?/strong>
介绍一致性验证技术，使学员了解基于Synopsys Formality 的一致性验证方法?、实际电镜设计
|
| |
W七阶段 目实战 |
目实践Q?/strong>
本课E专题实验是构造一?位CPUQ?051Q的外部Cache控制器，用于实现CPU通过LPC协议(Intel的一U主板ȝ协议)讉K外部LPC FW Hub(Burst讉K)的执行程序。本目包括CPU core接口模块,控制状态寄存器模块,two-wayl相联的cache控制模块,SRAM控制模块,LPC 接口模块。学员可以从中学习如何从IP,标准接口spec和Cache法入手Q进行项目的Architecture设计Q完成模块划分，设计spec和RTL代码Q徏立仿真计划和仿真环境Q完成整个项目的功能仿真到综合、STAQ以及一致性验?实现一个较完整的SOC设计程。设计规模在万门U。在0.25um工艺库下Q频率不于100MHz?/DIV>
|
W八阶段 ARM 芯片SOC设计目实战强化 |
1.架构及设计流E?br>
2.CPU?br>
1Q指?br>
2Q中断和异常
3Q数据缓冲和指o~冲
4Q内部数据ram和指令RAM
3.ȝ
4.外设
1QSRAM
2)DRAM
3)IO
4)DMA
5.ARM后端
1)ARM芯片l合
2QARM芯片Floor plan
3QARM芯片甉|规划
4QARM芯片布局、摆?br>
5QARM芯片旉?br>
6QARM芯片布线
6.RC extraction
7.ARM芯片静态时序分析（STAQ?br>
8.ARM芯片验证
9.ARM芯片DRC
|
վ֩ģ壺
日本免费视频
|
伊人综合影院
|
黄色一级片网站
|
国产人成|
久久免费看片
|
成人区精品一区二区婷婷
|
麻豆一区二区三区
|
青青草手机视频
|
黄频在线观看
|
日韩性生活视频
|
日韩精品三区
|
日韩精品一区二区三区免费视频
|
国产精品五区
|
伊人成人在线
|
中文字字幕在线
|
国产黄视频在线观看
|
色婷婷久久
|
中文字幕亚洲欧美
|
国产精品欧美一区二区
|
国产一区二区在线观看视频
|
成人三级在线
|
999热视频
|
黄色a一级片
|
一区在线观看
|
久久青青|
免费在线看a
|
国产99页|
中文字幕播放
|
欧美一区二区三区在线
|
久久久久成人网
|
在线观看av不卡
|
涩涩在线|
久久亚洲精品视频
|
秋霞一区二区
|
www中文字幕
|
日韩中文字幕一区二区
|
97香蕉视频
|
国产盗摄视频
|
欧美一级片在线
|
四虎av在线|
极品新婚夜少妇真紧
|
合作伙伴与授权机?/strong>
shuhaipeixun
1299983702
总部李老师
